台积电路线图更新：2023年第一季度3nm，2024年3nm增强，2025年2nm

在过去的十年中，台积电大约每两年推出一项全新的制造技术。然而，随着开发新制造工艺的复杂性不断增加，保持这种节奏变得越来越困难。该公司此前承认，它将比业界习惯的（即第二季度）晚四个月开始使用其 N3（3 纳米）节点生产芯片，并且在最近与分析师的电话会议中，台积电透露了有关其的更多细节。最新的工艺技术路线图，专注于他们的 N3、N3E 和 N2 (2 nm) 技术。

2023年N3

 与 N5 相比，台积电的 N3 技术将提供全节点扩展，因此其采用者将获得所有性能（10% - 15%）、功耗（-25% - -30%）和面积（逻辑高 1.7 倍）的增强。在这个时代期待一个新节点。但这些优势是有代价的。制造过程将广泛依赖于极紫外 (EUV) 光刻，虽然 EUV 层的确切数量未知，但它的层数将比 N5 中使用的 14 层多。该技术的极端复杂性将进一步增加工艺步骤的数量——使其超过 1000 个——这将进一步增加循环时间。 

因此，虽然使用台积电 N3 节点的首批芯片将于 2022 年下半年开始量产，但该公司只会在 2023 年第一季度将它们运送给未公开的客户以获取收入。然而，许多观察家预计这些芯片将于 2022 年底发货。

“N3风险生产计划在2021年，生产将在2022年下半年开始，”  台积电首席执行官CC Wei表示。“因此，2022 年下半年将是我们的大规模生产，但您可以预期收入将在 2023 年第一季度出现，因为这需要很长时间——所有这些晶圆都需要周期时间。”

2024年的N3E

传统上，台积电在推出几个季度后，基于其领先节点提供性能增强和特定于应用程序的工艺技术。对于N3，该公司将稍微改变他们的策略，并将推出一个名为N3E的节点，它可以被视为N3的增强版本。 

该工艺节点将引入 具有性能、功率和良率增强的改进 工艺窗口。目前尚不清楚 N3 是否符合台积电对 PPA 和良率的预期，但代工厂正在谈论提高良率的事实表明，除了传统的良率提升方法之外，还有一种方法可以改善它。 

“我们还推出了 N3E 作为我们 N3 系列的扩展，”魏说。“N3E 将具有改进的制造工艺窗口，具有更好的性能、功率和产量。N3E 的批量生产计划在 N3 之后一年。”

台积电尚未评论 N3E 是否会与 N3 的设计规则、设计基础设施和 IP 兼容。同时，由于N3E将在N3之后一年（即2024年）为客户服务，芯片设计者将有相当长的时间为新节点做准备。

2025年的N2

迄今为止，台积电的 N2 制造工艺在很大程度上仍是个谜。该公司已确认正在考虑为此节点使用环栅场效应晶体管 (GAAFET)，但从未表示该决定是最终决定。此外，它之前从未披露过 N2 的时间表。 

但随着 N2 越来越近，台积电正在慢慢锁定一些额外的细节。特别是，该公司现在正式确认 N2 节点定于 2025 年。尽管他们没有详细说明这是否意味着 2025 年的 HVM，或 2025 年的出货量。

“我可以与大家分享，在我们的 2 纳米技术中，密度和性能将在 2025 年成为最具竞争力的，”魏说。

声明： 此文观点不代表本站立场；转载须要保留原文链接；版权疑问请联系我们。