基于RISC-V架构的欧洲处理器加速器（EPAC）完成了首轮测试

科技号消息，近日国外媒体报道，欧洲处理器计划（EPI）已经成功对其基于RISC-V架构的欧洲处理器加速器（EPAC）完成了首轮测试，并宣称这代表着欧洲向本土超级计算硬件迈出了坚实的第一步。

EPI于2018年建立，旨在提高欧洲超级计算行业面对外国科技企业时的独立自主能力。其核心在于采用自由开源的RISC-V指令集架构，进而在欧洲境内开发并生产高性能芯片。

该项目的最新里程碑为成功交付143个EPAC芯片样本——这款加速器专为高性能计算应用所设计，并围绕自由开源RISC-V指令集架构构建而成。这些22纳米测试芯片（由GlobalFoundries制造而成，这是一家于2009年从AMD拆分出来的欧洲半导体制造商）旨在证明处理器的设计可行性，目前已经通过初步测试、顺利完成了裸机“hello，world”程序的运行。

这也代表着一场快速转变。EPAC设计于今年3月在FPGA上得到验证，项目本身于6月宣布进行流片测试，其面积达到26.97平方毫米，可放置1400万个实例、相当于9300万个门，其中包含991个存储器实例。

虽然这块包含完整EPAC设计功能子集的FPGA变体能够在展示中成功启动Linux操作系统，但后来的物理测试芯片目前还只能实现最基础的裸机工作负载测试——很明显，EPI还有很多工作没有完成。

作为欧盟欧洲高性能计算联合计划EuroHPC的一部分（英国并非参与），EPI已经得到有力的资金支持。其成员名册则囊括来自欧洲十个国家的科技企业与学术机构大牛，具体涵盖法国Atos、意法半导体意大利分部、德国英飞凌以及Fraunhofer-Gesellschaft（FhG）、宝马集团、巴塞罗那超级计算中心（BSC）、ETH Zürich、Instituto Superior Técnico、萨格勒布大学以及希腊研究与技术基金会（FORTH）。

EPAC 1.0芯片这样的成果离不开团队的协同努力，其中采用由SemiDynamics设计的“微片”矢量处理核心、巴塞罗那超级计算中心与萨格勒布大学的专用矢量处理单元、由Chalmers设计的“主节点”、来自FORTH的L2缓存，来自Faunhofer、ITWM与ETH Zürich的模板与张量加速器（STX），以及由CEA LIST开发的深度学习工作负载加速型可变精度处理器等等。这一切都由EXTOLL打造的片上网络与高速串行系统捆绑在一起。

而这些还只是EPI着手推进的三大技术路线之一。第二种则是通用处理器（GPP），将采用加速器作为中央处理单元核心与嵌入式FPGA（eFPGA）旁边的节点。第三条则是汽车路线，希望将通用处理器路线中得到的技术从数据中心转移至车辆之内，由此加快自动驾驶系统（ADS）的发展速度。

在降低对外国技术的依赖度方面，欧盟绝不是在孤军奋战。今年早些时候，俄罗斯公布了一项以RISC-V部件为中心的国家数字化计划，明确将国内现有Elbrus原研芯片定为发展基础；与此同时，中国也在努力开发名为XiangShan的高性能RISC-V系列芯片，并计划在明年年底之前部署2000台RISC-V笔记本电脑。印度的自供应计划“Atmanirbhar Bharat”也涉及到处理器领域，希望将RISC-V设计范围从可扩展部件延伸至类似EPI的超级计算机芯片当中。

EPI计划已经确认在着力验证芯片上的其他IP模块，目标是在现有FCBGA封装测试芯片版本中实现1 GHz工作主频，并进一步推进EPAC设计的开发与优化。但EPI并没有立即向媒体提供可供发布的技术路线图发展状态。

RISC-V国际与FOSSi基金会主管Stefan Wallentowitz在采访中表示，“开源芯片是EPI等组织的绝佳推动者。利用开源组件构建现代及未来高性能计算平台的努力，不仅全面展示出开源芯片的发展潜能、也有助于围绕开源成果建立社区。我们希望这种努力能够衍生出更多合作与开放产出。”

如果项目一切进展顺利，那么第一款RISC-V加ARM核心混合EPI通用处理器将于明年正式亮相。

声明： 此文观点不代表本站立场；转载须要保留原文链接；版权疑问请联系我们。